Modul 2 Sistem Digital

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1.Kondisi

2. Gambar Rangkaian Simulasi

3.Video Simulasi

4.Prinsip Kerja

5. Download

1. Kondisi [kembali]

Modul 2 Percobaan 1 Kondisi 9

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=0

2.Gambar Rangkaian[kembali]

Gambar rangkaian Sebelum Disimulasikan 

Gambar Rangkaian Sudah Disimulasikan 

3.Video Rangkaian[kembali]

4. Prinsip Kerja [kembali]

• Flip-flop JK bekerja berdasarkan logika JK:
  • Jika J = 0 dan K = 0, maka output Q tidak berubah (tetap sama).
  • Jika J = 0 dan K = 1, maka output Q akan reset (Q = 0).
  • Jika J = 1 dan K = 0, maka output Q akan set (Q = 1).
  • Jika J = 1 dan K = 1, maka output Q akan toggle (berubah dari 0 ke 1 atau sebaliknya).

Peran Clock (CLK):

• Flip-flop JK memerlukan sinyal jam (clock) untuk melakukan perubahan pada output. Sinyal ini mengatur kapan flip-flop akan membaca nilai input J dan K untuk menentukan output.
• Pada gambar, terlihat sinyal clock dikontrol oleh sumber yang berasal dari blok dengan simbol gelombang persegi (X). Sinyal ini memberikan timing untuk perubahan status flip-flop.

H3 dan H4: Sebagai input untuk flip-flop U1

, yang akan mempengaruhi output dari flip-flop tersebut.

H6 dan H7: Sebagai output dari flip-flop U2

, yang akan berubah sesuai dengan sinyal input J dan K yang diterima dari switch dan sinyal clock.

Tombol-tombol pada posisi B0, B1, B2, B4, B5, B6 digunakan untuk mengatur logika level pada input J dan K flip-flop. Dengan menekan tombol, pengguna bisa mengubah status dari 0 ke 1 atau sebaliknya, sehingga mempengaruhi operasi flip-flop secara langsung.

Saat sinyal clock diterima, flip-flop akan mengevaluasi nilai J dan K dan mengubah status output Q dan $\overline{Q}$ sesuai dengan tabel kebenaran JK flip-flop. Perubahan output ini akan mempengaruhi sinyal pada H6 dan H7, tergantung pada input yang diterima.

5. Download [kembali] 

Rangkaian Click Here